Москва

+7 495 741-65-70

Корзина пуста
SALE!-10% -20% -30% -40% -50% -60%

ПЛИС FPGA

  • Производитель
  • Корпус
  • Кол-во регистров
  • Напряжение питания
  • Кол-во логических ячеек
  • Кол-во входов-выходов
  • Кол-во логических вентилей
Найдено: 4087
Вид:
Наименование
Наличие
Цена
Корпус
Кол-во регистров
ICE40LP1K-QN84 (LAT)
+
129997 322,08
LFXP6C-5TN144C (LAT)
+
23224 2 028,80
LFE2M-20E-5F256C (LAT)
+
11378 3 216,31
LFXP3C-5QN208C (LAT)
+
11350 1 294,54
AT6002-2QI (MCRCH)
+
9780 471,61
AT6002-4QC (MCRCH)
+
9765 522,00
XC3S400A-4FTG256C (XILINX)
+
8824 1 549,90
XC6SLX4-2TQG144C (XILINX)
+
8181 966,95
EP3C5F256C8N (ALT)
+
7697 1 157,84
EP1K30QC208-3N (ALT)
+
7244 1 970,00
EP1C3T144C8N (ALT)
+
6841 727,00
XC3S400-4FTG256C (XILINX)
+
5535 2 350,29
EPF10K10ATC100-3 (ALT)
+
5179 1 793,25
EP1C12F324C8N (ALT)
+
5177 2 430,53
EP3C16F256C8N (ALT)
+
4739 2 569,81
EP2C5T144C8N (ALT)
+
4353 772,00
EP2C8Q208C8N (ALT)
+
4326 1 660,00
XC3S50A-4TQG144C (XILINX)
+
4261 370,13
EP1C3T144C7N (ALT)
+
4168 1 405,09
EP4CE6E22C8N (ALT)
+
3530 567,00

Программируемая логическая интегральная схема, ПЛИС (PLA, PLD) – это электронное устройство содержащее набор многофункциональных логических ячеек позволяющее запрограммировать их логику работы, связи, порты вывода по определенному алгоритму, определяемому пользователем. ПЛИС разделяются на два вида: FPGA – программируемая пользователем вентильная матрица и CPLD – многофункциональное программируемое логическое устройство. CPLD содержат массив макроячеек способных выполнять множество логических операций и коммутационную матрицу определяющую взаимное соединение макроячеек между собой и входами/выходами. Встроенная энергонезависимая память содержит информацию о конфигурации микросхемы и позволяет начинать работу сразу после подачи питания. FPGA – имеет большее количество логических вентилей, до нескольких миллионов (у CPLD до десятков тысяч), но энергонезависимая память отсутствует, и для загрузки конфигурации из внешней памяти требуется некоторое время. Таким образом, ПЛИС функционирует на основе внутренних связей между логическими элементами, в отличие от микроконтроллеров в которых логические операции осуществляются программно. Учитывая это понятно, что ПЛИС могут работать быстрее, чем микроконтроллеры, в которых реализации логических операций производится за несколько тактов.

Рассмотрим основные параметры, которые следует учитывать при выборе ПЛИС. Количество логических вентилей в FPGA до нескольких миллионов. Число макроячеек в CPLD достигает нескольких тысяч, в FPGA сотни тысяч. Максимальное количество входов/выходов достигает тысячи и определяется количеством выводов корпуса. Время задержки у FPGA 2-6 нс, у CPLD больше – 4-25 нс.

Для программирования ПЛИС необходим программатор и среда программирования. Необходимую конфигурацию можно задать с помощью принципиальной схемы или специальных языков Verilog, VHDL и др.

В ДКО Электронщик можно купить преобразователи интерфейсов производства мировых лидеров: Altera Xilinx Maxim Latticesemi Atmel и др.